立创eda怎么设计6层板

最近需要做一个四层板，并在JLC打样。

这里我们选择其中任意一个结构即可，他们的区别就是PP层的厚度不一样。PP和core的区别是：core是基板，材质较硬，可以认为他是板子的主要支撑物，是一栋房子的地基。PP是一层“胶水”，用来胶合和绝缘  top与core  或  bottom与core  之间的两层线路。top层和bottom层使用的是一种铜箔，从上图中我们可以知道他的厚度是0.035mm。

在设计->层叠管理中，有两个添加层的方式add layer 和add plane，他们的区别是：add layer是正片  add plane是负片。这里的正负片要与镜像区别开，正片上走线所见即所得，负片上有走线或者敷铜的地方恰恰做出来后是空的，反之没有画铜箔的地方做出来后都是有铜的。

1----------------信号线  add layer

2----------------gnd   add plane

3----------------power  add layer

4----------------信号线  addlayer

可以看见，我们第一层（top）我们用的add layer，他是正片，第二层我们用的是add plane负片，他的好处是不用你全部敷铜，PCB文件所需存的数据也可以减少很多，毕竟敷铜的本质是走了无数条线来填充起来的。使用负片也有他的坏处，详见 嘉立创工艺-负片的坏处 。这里使用不使用负片完全看你个人的需求。（ 注意：我个人用的每个层都是正片 ）

留心观察，

我们可以看到上图中的gnd铜层的剖面图只有走线的地方有铜，这就是正片。

而下面的图全部都有铜反而走线的地方没有铜，这就是负片。

一般来说，GND层需要大面积敷铜，用负片输出的PCB文件体积比较小，而且画起来也方便些。但是嘉立创明确指出不建议的话，我们还是应该听从厂商的建议。大家下次打板的时候也可以向嘉立创购买他们公司的工艺参数的手册。

对于不同属性的gnd，比如AGND等，可以先区分你的基本地（面积最大的地），这里一般是GND。那么我们应该先敷AGND这种小面积的地，敷完之后我们再敷GND，这时就自动隔开了两个地，对于有多处AGND的问题，我们可以用一根粗线连接两处地。也可以在负片里直接划线来切割不同的地。

这个问题还是比较综合的问题，首先PCB在表贴元器件的时候肯定贴一面比贴两面的技术要求简单，所以所有原件能放在一面的就不放在两面，这里会导致你的信号线大部分集中在top或者bottom层。如果元件都在top层，你的走线也集中在top层，你的信号线参考平面肯定是top的下一层，即第二层，相应的power层就在第三层了。如果你的元器件集中在bottom层，那么gnd我们就应该设计在第三层，相应的power层就在第二层了。

这样分可使电源层和地层紧密耦合；

每个信号层都与内电层， 相邻，没有直接相邻的信号层，避免了层间信号的串扰； 

高速信号线可布置到信号层2上，这样它就可以被地层和电源层有效的屏蔽起来。

1)只要有LVDS信号板最少都要有四层。LVDS信号布在与地平面相邻布线层。例如，对于四层板而言，通常可以按以下进行层排布；LVDS信号层、地层、电源层、其他信号层。

2)对于LVDS信号，必须进行阻抗控制（通常将差分阻抗控制在100欧姆）。对于不能控制阻抗PCB布线必须小于500MIL。这样情况主要表现在连接器上，所以在布局时要注意将LVDS器件放在靠近连接器处，让信号从器件出来后就经过连接器到达另一单板。同样，让接收端也靠近连接器，这样就可以保证板上噪声不会或很少耦合到差分线上。

3)对LVDS信号和其它信号比如TTL信号，最好使用不同走线层，如果因为设计限制必须使用同一层走线，LVDS和TTL距离应该足够远，至少应该大于3~5倍差分线间距。

4)对收发器电源和地进行滤波处理，滤波电容位置应该尽量靠近电源和地管脚，滤波电容值可以参照器件手册。

5)对电源和地管脚与参考平面连接应该使用短和粗连线连接。同时使用多点连接。

6)保证信号回流路径最短，同时没有相互间干扰。

7)对走线方式选择没有限制，微带线和带状线均可，但是必须注意有良好参考平面。对不同差分线之间间距要求间隔不能太小，至少应该大于3~5倍差分线间距。

8)对于点到点拓扑，走线阻抗通常控制在100欧，但匹配电阻可以根据实际情况进行调整。电阻精度最好是1％－2％。因为根据经验，10％阻抗不匹配就会产生5％反射。

9)对接收端匹配电阻到接收管脚距离要尽量靠近，一般应小于7mm，最大不能超过12mm。

由此可见：在PCB设计上，我们主要关心是阻抗控制和线长。阻抗计算可以通过相关阻抗计算软件算出。在某些大型PCB设计工具中也内嵌了阻抗计算模块（如CADENCEALLEGRO）。

保持差分线等长也是设计重点，特别是经过连接器LVDS信号，我们不仅要考虑互联单板线长，更要关心连接器信号排布对线长影响。SKEW是和线长成比例。

8层板：L1-front L2-GND1 L3-signal1 L4-POWER L5-GND2 L6-signal L7-GND3 L8-back

电源线在电源层走不开的话在信号层走，最好不要在地层走。信号线信号层走不开可以考虑走电源层，然后是地层。如果front back 层有信号线要做阻抗设计的话，参考层地不要破坏，也就是(L1-front ) L2-GND1 L7-GND3 （L8-back）的地层不要有其他信号。

解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由于电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题？

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什么程度才算好？问题的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。对于100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小于1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨着电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层＂策略。

PCB堆叠

什么样的堆叠策略有助于屏蔽和抑制EMI？以下分层堆叠方案假定电源电流在单一层上流动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是第一位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从EMI控制的角度看，这是现有的最佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则最好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

第一例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短(短于信号最高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用高性能6层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在于走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近于电源层或接地层，这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是最后一对分层组合。当需要改变走线方向时，第1层上的信号线应藉由”过孔＂到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时，应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，如果信号在第1层上走线，回路在第2层且只在第2层上走线，那么第1层上的信号即使是藉由“过孔”转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎么办？比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔，则真的走运。假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。

当信号线必须经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层分层组合，信号回路将从电源层或接地层(即第5层或第6层)返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是必不可少的。