如何用以下状态表来设计时序逻辑电路（用D触发器）

同步计数器设计的一般步骤为：

1、分析设计要求，确定触发器数目和类型；

2、选择状态编码；

3、求状态方程，驱动方程；

4、根据驱动方程画逻辑图；

5、检查能否自启动。

扩展资料

1、一个触发器有两个稳定状态：

“0”状态：Q＝0，＝1；

“1”状态：Q＝1，＝0。

2、触发器（FF）应具有以下功能：

在新数据输入之前（无触发信号）时，触发器一直保持原来的状态（原数据）不变。

输入信号触发下，它能从一种状态转换为另一种状态。即：FF能够“接收”“保持”并“输出”数字信息。

时序逻辑电路有以下3种：

1、时序逻辑电路的设计（一）

下图的时序逻辑电路是：设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。

2、时序逻辑电路的设计（二）

下图的时序逻辑电路是：试用JK触发器和门电路设计一个同步七进制计数器。

3、时序逻辑电路的设计（三）

下图的时序逻辑电路是：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。

扩展资料：

时序逻辑电路的特点：

1、功能特点：电路在某采样周期内的稳态输出Y（n），不仅取决于该采样周期内的“即刻输入X（n）”，而且还与电路原来的状态Q（n）有关。（通常Q（n）记录了以前若干周期内的输入情况）

2、结构特点：除含有组合电路外，时序电路必须含有存储信息的有记忆能力的电路：触发器、寄存器、计数器等。

3、信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

通常有两种可供选择的方法：

其一，是利用触发器的异步置“0和异步置“1端，人为地将电路的初始状态预置成一个有效状态，在正常情况下电路便保持在有效循环状态下工作。这种方法可称为“预置法”。

其二，是通过修改时序逻辑电路的状态函数或反馈逻辑表达式·使电路一旦进入无效状态后，在时钟脉冲作用下总可以自动转入有效状态。这种方法可称为“修改逻辑函数法”。

显然，预置法”虽然简单，但需要人工干预具有较大的局限性，譬如，当电路开始工作时已预置成某一个有效状态，电路在工作过程中受到干扰信号的影响或出现短暂的异常现象，可能使电路从有效循环状态转入无效循环状态，这时必须断电或重新启动，电路才能恢复正常工作。

而“修改逻辑函数法应用于时序逻辑电路的设计后，当电路一旦进入无效状态，不需要人工干预在时钟脉冲作用下它可以自动地从无效状态转入有效状态。

扩展资料：

“修改逻辑函数法”的基本指导思想，是通过修改时序逻辑电路的状态函数或反馈逻辑表达式把无效循环中的无效状态自动诱入到有效状态具体方法和步骤为：

（1）列出电路的状态转换图确定有效循环状态和无效循环状态。

（2）画出修改后的次态函数的卡诺图及相应的次态函数式在卡诺图中，将有效状态按状态转换规律填入；将无效循环中的某状态的次态填入某个有效状态（称为被诱人的有效状态）而将其余的无效状态的次态视为随意态（用X表示）填入。

选择哪个无效态的次态用哪一个有效态替代需要仔细分析选择的原则是：以替代后（利用卡诺图化简新得到的）修改后的次态函数与未修改前的次态函数相比较时，新增加的项数最少（即最简）。

（3）根据修改后的次态函数画出逻辑图及相应的状态转换图进行验证。

2、其次确定输入变量、输出变量及该电路应包含的时序逻辑电路。

3、最后使开发板上的4个LED状态，每500ms翻转一次即可。

用74161做8进制的计数器，即不用清0法，也不用置数法。因为74161就是四位二进制计数器，即16进制计数器，四位输出为0000~1111。那么取低3位输出端，Q2Q1Q0就是8进制二进制数，即000~111。将74161接成正常计数状态，取低3位即可。如下仿真图所示，最高位Q3不用。数码管可省掉，那是为了显示仿真效果的。