简单组合逻辑电路的设计实验报告

来自电子科技大学中山学院（数电实验）

基础实验

（1）利用7483设计4位以内的加法器，请给出实验电路，并根据表5.4要求填写输出结果。

（2）给出7485实现4位二进制比较器的电路图，分析其工作原理。

原理：当参加比较的2个4位二进制数A3-A0和B3-B0的高位不等时，比较结果就由高位确定，低位和级联输入的取值不起作用；高位相等时，比较结果由低位确定；当2个4位二进制数相等时，比较结果由级联输入决定。

提高实验

（1）请设计一个电路，输入8421BCD码，输出余3码。

提示：8421BCD码的余3码为原码加011。

（2）请设计一个电路，实现7-5=？的运算功能电路。

（3）有X Y Z三路信号输入，请用7485设计一个电路，要求按如下情况输出信号。

*当7485的输入端输入A>B  时输出X信号；

*当7485的输入端输入A=B  时输出Y信号；

*当7485的输入端输入A<B  时输出Z信号。

 请给出电路设计方案，并说明原理。

提示：在输出端口可添加3个与门与1个或门

实验五详情

给个模板吧。

实验题目:  基本逻辑门逻辑功能测试及应用

姓名:___________  学号:______

班级: ___________ 组别: ________

合作者: _________________

指导教师:     

实验概述

【实验目的及要求】

1、实验目的

1) 掌握基本逻辑门的功能及验证方法。

2) 学习TTL基本门电路的实际应用。

3) 掌握逻辑门多余输入端的处理方法。

4) 掌握组合逻辑电路的设计与测试方法

2、实验要求

利用TDS-4数字系统综合实验平台测试基本逻辑门的功能，根据实验原理设计一个组合电路，并进行测试分析。

1) 总结TTL门电路多余输入端的处理方法。

2) 通过本次实验总结TTL及CMOS器件的特点及使用的收获和体会。

3) TTL与非门的输入端悬空可视为逻辑“1”吗？有何缺点？

4) 如果与非门的一个输入端接连续脉冲，其余端是何状态允许脉冲通过？是何状态禁止脉冲通过？

5) 欲使一个异或门实现非逻辑，电路将如何连接？为什么说异或门是可控反相器？

【实验原理】

数字电路中，最基本的逻辑门可归结为与门、或门和非门。实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。目前广泛使用的门电路有TTL门电路和CMOS门电路。

1、TTL门电路

TTL门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL电路。这种电路的电源电压为+5V，高电平典型值为3.6V（≥2.4V合格）；低电平典型值为0.3V（≤0.45合格）。常见的复合门有与非门、或非门、与或非门和异或门。

有时门电路的输入端多余无用，因为对TTL电路来说，悬空相当于“1”，所以对不同的逻辑门，其多余输入端处理方法不同。

（1）TTL与门、与非门的多余输入端的处理

如图1-1为四输入端与非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：

并联                悬空              通过电阻接高电平

请点击输入图片描述

图1-1   TTL与门、与非门多余输入端的处理

并联、悬空或通过电阻接高电平使用，这是TTL型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为“1”，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。

（2）TTL或门、或非门的多余输入端的处理

请点击输入图片描述

如图1-2为四输入端或非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联、接低电平或接地。

并联                     低电平或接地

请点击输入图片描述

图1-2   TTL或门、或非门多余输入端的处理

（3）异或门的输入端处理

异或门是由基本逻辑门组合成的复合门电路。如图3.2.3为二输入端异或门，一输入端为A，若另一输入端接低电平，则输出仍为A；若另一输入端接高电平，则输出为A，此时的异或门称为可控反相器。

请点击输入图片描述

请点击输入图片描述

图1-3   异或门的输入端处理

在门电路的应用中，常用到把它们“封锁”的概念。如果把与非门的任一输入端接地，则该与非门被封锁；如果把或非门的任一输入端接高电平，则该或非门被封锁。

由于TTL电路具有比较高的速度，比较强的抗干扰能力和足够大的输出幅度，在加上带负载能力比较强，因此在工业控制中得到了最广泛的应用，但由于TTL电路的功耗较大，目前还不适合作大规模集成电路。

【实验环境】

1、THD-4型数字电路实验箱

2、器材：  74LS00  四-2输入与非门

74LS32  二输入四或门

74LS86  四-2输入异或门

74LS08 74LS04

实验内容

【实验方案设计】

1、TTL与非门的逻辑功能及应用

芯片的引脚号查法是面对芯片有字的正面，从缺口处的下方（左下角），逆时针从1数起。芯片要能工作，必须接电源和地。本实验所用与非门集成芯片为74LS00四-二输入与非门，其引脚排列如图1-4所示。

图1-4    74LS00引脚排列

（1）        测试74LS00四-2输入与非门的逻辑功能

（2）        用74LS00实现或逻辑：，写出转换过程逻辑函数式，画出标明引脚的逻辑电路图，测试其逻辑功能，观测实验结果。

请点击输入图片描述

请点击输入图片描述

采用74LS00实现以上逻辑函数的电路如下图所示：

（3）        用74LS00实现下表所示的逻辑函数。写出设计函数式，画出标明引脚的逻辑电路图，并验证之。

输入输出输入输出A   B      CYA   B      CY0   0       00   0       10   1       00   1       100011   0       01   0       11   1       01   1       10011

(请在此处写出逻辑表达是并根据上面的例子画出电路图， 如果用Word画图不方便，可以先画在纸上，拍照后粘贴在此处)

2. 用74LS86设计一个四位二进制取反电路。写出设计函数式，列出功能表，画出标明引脚的逻辑电路图，并通过实验验证之。

(请在此处写出逻辑表达是并根据上面的例子画出电路图， 如果用Word画图不方便，可以先画在纸上，拍照后粘贴在此处)

3. 用与非、与、或等基本逻辑门设计一个无弃权三通路表决器，既当输入为两个1时输出为1。

(请在此处写出逻辑表达是并根据上面的例子画出电路图， 如果用Word画图不方便，可以先画在纸上，拍照后粘贴在此处)

【实验过程】（实验步骤、记录、数据、分析）

1.       选用了74LS00一个与非门，将其输入端A和B分别接至电平输出器插孔，由电平输出控制开关控制所需电平值，扳动开关给出四种组合输入。将输出端接至发光二极管的输入插孔，并通过发光二极管的亮和灭来观察门的输出状态。其逻辑函数式为：，观测结果如下：

请点击输入图片描述

表1    与非门逻辑功能测试表

A         BY0                  00         11         01         1

2． 采用74LS00搭建了的逻辑电路，并测试了逻辑或的功能，其测试结果如表1-2所示：

请点击输入图片描述

表1-2      或逻辑功能测试表

输入输出A      BY0      00      11      01      1

3. 采用74LS00设计一个无弃权三通路表决器

小结

写一个不少于3行的小结，谈谈实验的收获。

1 设计目的3

2 设计要求指标 3

2.1 基本功能 3

2.2 扩展功能 4

3．方案论证与比较 4

4 总体框图设计 4

5 电路原理分析 4

5.1数字钟的构成 4

5.1.1 分频器电路5

5.1.2 时间计数器电路5

5.1.3分频器电路 6

5.1.4振荡器电路 6

5.1.5数字时钟的计数显示电路 6

5.2 校时电路 7

5.3 整点报时电路8

6系统仿真与调试8

7.结论8

参考文献 9

实验作品附图10

数字钟

摘要：

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。

经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。

本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1 设计目的

1．掌握数字钟的设计、组装与调试方法。

2．熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。

3．掌握面包板结构及其接线方法

4．熟悉仿真软件的使用。

2 设计要求及指标

2．1基本功能

1）时钟显示功能，能够正确显示“时”、“分”、“秒”。

2）具有快速校准时、分、秒的功能。

3）用555定时器与RC组成的多谐振荡器产生一个标准频率（1Hz）的方波脉冲信号。

2．2扩展功能

1）用晶体振荡器产生一个标准频率（1Hz）的脉冲信号。

2）具有整点报时的功能。

3）具有闹钟的功能。

4）……

3、方案论证与比较

本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，同过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。我们组依然同时设计了555和晶振两个信号产生电路。（本实验报告中着重按照原方案设计的555电路进行说明）

4、 系统设计框图

数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。其原理框图如图1.1所示。

5、电路原理分析

5.1数字钟的构成

数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。

数字钟原理框图（1.1）

5．1.1振荡器电路

555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。其中OUT为输出。

5.1.2时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.

5.1.3分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（ ），即实现该分频功能的计数器相当于15级2进制计数器。

5.1.4振荡器电路

利用555定时器组成的多谐振荡器接通电源后，电容C1被充电，当电压上升到一定数值时里面集成的三极管导通，然后通过电阻和三极管放电，不断的充放电从而产生一定周期的脉冲，通过改变电路上器件的值可以微调脉冲周期。

5.1.5数字时钟的计数显示控制

在设计中，我们使用的是74**160十进制计数器，来实现计数的功能，实验中主要用到了160的置数清零功能（特点：消耗一个时钟脉冲），清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。

电路的控制原理如下：

秒钟由个位向十位进位：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数，采用的是置数的方式（利用RCO端口），当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号，实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门，目标在产生一个时钟脉冲。实现正确的显示。

由秒区向分区的显示控制：

基本原理同上，在秒区十位向时区个位显示的时：0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。

分区的显示及整体电路反馈清零：

当数值显示达到：23：59的时候要实现清零的工作，采用CLR清零的方式反馈清零。具体设计接出控制端的9，5，3，2用十六进制表示后高电平对应引脚接与非，将非门输出信号的值反馈给各个160芯片的清零端（CLR）既可以实现清零了。

5.2 校时功能的实现

当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.

根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.

在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时的时候达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个的脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。

5.3 报时的实现

报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为LED显示的信号源，电路连接中要注意到的是在实现LED显示的时候最好连接上一个保护电阻对LED灯器到保护的作用。例如我们的校时时间是 23：59，0010—0011—0101—1001；利用相应的门电路实现满足端口输出是上述条件的时候进行报时即可。

6、系统仿真与调试

7、结论

学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。

另外在这次实验中我们遇到了不少的问题针对不同的问题我们采取不同的解决方法，最终一一解决设计中遇到的问题。还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果，或是根本不显示，通过错误排除最终确认是元件问题，并向老师咨询跟换元件最终的到解决。在我们曾经遇到不懂的问题时，利用网上的资源，搜索查找得到需要的信息。

62

（1）

A B C Y

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

（2）Y=ABC+ABC'+A'BC+A'B'C=AB+A'C。

（3）Y=((AB)'(A'C)')' 用四个与非门即可。

继电器逻辑：

A就是继电器线圈，Y是动点，B是动合接点，C是静合接点。

A=1就是线圈加电，Y接B

A=0就是线圈断电，Y接C。

扩展资料：

逻辑电路是执行基本逻辑操作的电路，它们在电子数字计算机中被大量运用。这些基本的逻辑操作是“与”、“或”、“非”以及由它们组成的复合动作。逻辑电路按其工作性质可分为组合电路和时序电路两大类。

任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻辑状态，而与输入信号和输出信号过去状态无关的逻辑电路。由于组合逻辑电路的输出逻辑状态与电路的历史情况无关，所以它的电路中不包含记忆性电路或器件。门电路是组合逻辑电路的基本单元。当前组合逻辑电路都已制成标准化、系列化的中、大规模集成电路可供选用。

参考资料来源：百度百科-逻辑电路