设计同步时序逻辑电路的一般步骤有哪些

如果是硬件实现，是用各种逻辑门，寄存器，环形触发器，按照预定的时间顺序，产生规定的逻辑状态输出，并且收到某些输入信号而改变逻辑状态。

尽管有各种软件实现时序，都是在基本的单片机的框架下运行。

各种CUP，为了高速工作，都是用复杂的硬件逻辑来实现。

这就是上游和下游的区别。

时序逻辑电路有以下3种：

1、时序逻辑电路的设计（一）

下图的时序逻辑电路是：设计一个串行数据检测器，对它的要求是：连续输入3个或3个以上的1时输出为1，其他输入情况下输出为0。

2、时序逻辑电路的设计（二）

下图的时序逻辑电路是：试用JK触发器和门电路设计一个同步七进制计数器。

3、时序逻辑电路的设计（三）

下图的时序逻辑电路是：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1。

扩展资料：

时序逻辑电路的特点：

1、功能特点：电路在某采样周期内的稳态输出Y（n），不仅取决于该采样周期内的“即刻输入X（n）”，而且还与电路原来的状态Q（n）有关。（通常Q（n）记录了以前若干周期内的输入情况）

2、结构特点：除含有组合电路外，时序电路必须含有存储信息的有记忆能力的电路：触发器、寄存器、计数器等。

3、信号衰减和畸变：长的并行总线和控制线可能会发生交互串扰和传输线故障，表现为相邻的信号线出现尖峰脉冲(交互串扰)，或驱动线上形成减幅振荡(相当于逻辑电平的多次转换)，从而可能加入错误数据或控制信号。发生信号衰减的可能原因比较多，常见的有高湿度环境、长的传输线、高速率转换等。而大的电子干扰源会产生电磁干扰(EMI)，导致信号畸变，引起电路的功能紊乱。

第二步：状态化简。

第三步：状态分配。

第四步：做出状态转移和激励列表。

第四步：写出激励方程和输出方程。

第五步：做出逻辑图。

最变态的是状态化简，里面涉及的规则比较多，很杂，楼主自己去找找看。我们学校用的是刘常澍主编的《数字逻辑电路》。老头给我们上过一节课，不过貌似没有他徒弟讲的好。

同步时序电路:电路中各存储单元的更新是在同一时钟信号控制下同时完成.

异步时序电路:

电路中各存储单元无统一的时钟控制,不受同一时钟控制.状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。

2.状态化简

3.状态编码

4.确定触发器的类型

5.写出状态方程，输出方程和驱动方程

6.画出逻辑电路图

7.检查设计电路能否自启动

D触发器的驱动方程是 ：Qn+1 = D ，从状态转换图做出真值表时，就不必要写 Qn+1 的项目：

Q2 Q1 Q0     Y    D2 D1 D0

0    0    0      0     0    0   1

0    0    1      0     0    1   1

0    1    1      0     1    1   1  

1    1    1      0     1    1   0

1    1    0      0     1    0   0

1    0    0      1     0    0   0

从真值表做出逻辑表达式：

Y = Q2Q1'Q0'

D2 = Q2'Q1Q0 + Q2Q1Q0 + Q2Q1Q0'

= (Q2' + Q2)Q1Q0 + Q2Q1Q0

= (1 + Q2) Q1Q0

= Q1Q0

D1 = Q2'Q1'Q0 + Q2'Q1Q0 + Q2Q1Q0

= Q2'Q1'Q0 + (Q2' + Q2)Q1Q0

= Q2'Q1'Q0 + Q1Q0

= (Q2'Q1'+ Q1) Q0

= (Q2' + Q1) Q0

D0 = Q2'Q1'Q0' + Q2'Q1'Q0 + Q2'Q1Q0

= Q2'Q1'(Q0' + Q0) + Q2'Q1Q0

= (Q1' + Q1'Q0) Q2'

= (Q1' + Q0) Q2'

Y = Q2Q1'Q0'

扩展资料：

时序逻辑电路较常采用±5V、±15V、±12V电源。当电源对地短路或电源稳定性差都可能导致系统故障，表现为系统无反应、系统程序紊乱等。一般来说，电源对地短路是因为电容（去耦电容）短路产生的，找到故障电容最好的办法是采用电流跟踪仪跟踪短路电流，没有电流跟踪仪的就只好将电路分单元查找替换。

一般来说,计数器主要由触发器组成,用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”,用M表示。如M=6计数器,又称六进制计数器。所以,计数器的“模”实际上为电路的有效状态数。

参考资料来源：百度百科-时序逻辑电路