应用时序设计出四路信号传输怎么弄

只要理解真值表、功能表的内容，数字电路输出、输入的逻辑关系是很清晰的。数字信号的波形是跳变的，组合逻辑的输出始终跟随输入变化，没什么特别之处，只要任一输入信号跳变一次，就根据真值表查看输出是否有变化。

时序逻辑的输出还要看时钟信号的状态，看波形图就要对照功能表，掌握时钟波形的有效时刻是什么，如触发器有的是上升沿或者下降沿有效，就是跳变瞬间锁定输出，只要对照功能表，把跳变时刻各个输入信号的状态列出，输出也就确定了而锁存器是上升沿后(高电平区间)输出信号跟随输入信号变化，下降沿锁存信号，查看输入信号就要注意在时钟高电平期间的跟随特性。

还有同步或异步清零、置数之类的输入信号，同步输入就是在时钟有效时刻才起作用异步就是立即起作用，直接影响输出状态。掌握这些特性，看波形图就不难了。

用示波器看波形也是用时钟做触发信号，这样锁定的波形稳定，时序不会乱。