建材秒知道
登录
建材号 > 瓷片 > 正文

希望有人能够解答一下电容器的串、并联的特性、公式,明天老师就要收了,实在找不到,有悬赏的。

雪白的指甲油
鳗鱼彩虹
2023-05-10 09:53:35

希望有人能够解答一下电容器的串、并联的特性、公式,明天老师就要收了,实在找不到,有悬赏的。

最佳答案
彩色的小土豆
善良的飞机
2025-06-18 07:02:08

电容计算公式电容的串并联容量公式-电容器的串并联分压公式1串联公式:C = C1C2/(C1 + C2) 2并联公式C = C1+C2+C3补充部分: 串联分压比—— V1 = C2/(C1 + C2)V 电容越大分得电压越小,交流直流条件下均如此 并联分流比—— I1 = C1/(C1 + C2)I 电容越大通过的电流越大,当然,这是交流条件下一个大的电容上并联一个小电容 大电容由于容量大,所以体积一般也比较大,且通常使用多层卷绕的方式制作,这就导致了大电容的分布电感比较大(也叫等效串联电感,英文简称ESL)。 电感对高频信号的阻抗是很大的,所以,大电容的高频性能不好。而一些小容量电容则刚刚相反,由于容量小,因此体积可以做得很小(缩短了引线,就减小了ESL,因为一段导线也可以看成是一个电感的),而且常使用平板电容的结构,这样小容量电容就有很小ESL这样它就具有了很好的高频性能,但由于容量小的缘故,对低频信号的阻抗大。 所以,如果我们为了让低频、高频信号都可以很好的通过,就采用一个大电容再并上一个小电容的式。 常使用的小电容为 01uF的CBB电容较好(瓷片电容也行),当频率更高时,还可并联更小的电容,例如几pF,几百pF的。而在数字电路中,一般要给每个芯片的电源引脚上并联一个01uF的电容到地(这个电容叫做退耦电容,当然也可以理解为电源滤波电容,越靠近芯片越好),因为在这些地方的信号主要是高频信号,使用较小的电容滤波就可以了。 理想的电容,其阻抗随频率升高而变小(R=1/jwc), 但理想的电容是不存在的,由于电容引脚的分布电感效应, 在高频段电容不再是一个单纯的电容,更应该把它看成一个电容和电感的串联高频等效电路,当频率高于其谐振频率时, 阻抗表现出随频率升高而升高的特性,就是电感特性,这时电容就好比一个电感了。相反电感也有同样的特性。大电容并联小电容在电源滤波中非常广泛的用到,根本原因就在于电容的自谐振特性。大小电容搭配可以很好的抑制低频到高频的电源干扰信号,小电容滤高频(自谐振频率高),大电容滤低频(自谐振频率低),两者互为补充。电容充电公式:设,V0 为电容上的初始电压值; V1 为电容最终可充到或放到的电压值; Vt 为t时刻电容上的电压值。则, Vt="V0"+(V1-V0) [1-exp(-t/RC)]或, t = RCLn[(V1-V0)/(V1-Vt)]例如,电压为E的电池通过R向初值为0的电容C充电V0=0,V1=E,故充到t时刻电容上的电压为: Vt="E"[1-exp(-t/RC)]再如,初始电压为E的电容C通过R放电V0=E,V1=0,故放到t时刻电容上的电压为: Vt="E"exp(-t/RC)又如,初值为1/3Vcc的电容C通过R充电,充电终值为Vcc,问充到2/3Vcc需要的时间是多少?V0=Vcc/3,V1=Vcc,Vt=2Vcc/3,故 t="RC"Ln[(1-1/3)/(1-2/3)]=RCLn2 =0693RC注:以上exp()表示以e为底的指数函数;Ln()是e为底的对数函数滤波电容计算:问:求教输入滤波电容计算公式比如一个反激电源 ,输出12V 1A 输入AC 90~264V那如题所说该如何计算啊有个公式好象是 C(V1-V2)(v1-v2)=PT V1 V2 如何取值 ,其物理意思是什么答:输出功率=1a×12v=12w 输入功率=12/075=16w(假定效率为075) 电流=16w/(141490v)=0125a c=it/u=0125a0010s/30v=0000042f=42uf问:整流之后的脉动直流电要经电容滤波才能变成平滑,那么这个电容的最佳容量是多少它的大小跟输出的直流电压或电流有什么关系答:这个是电路中整流滤波的经典分析 滤波电容与负载电阻的乘积RC大小决定滤的平滑程度(也就是纹波大小) 一般负载大小一定(R一定),C越大,平均值越大,纹波越小 极限 C=0,RC=0, 输出正弦半波,平均值约为09Vrms 空载 RC=无穷 输出为1414Vrms 所以基本上加了电容 输出平均值介于上述两种情况之间;至于这个电容大小的取值多少合适 有几种思路, 1 一般使得输出直流电压为12Vrms,此时对应多大就多大 2 经验公式 一般根据功率来粗略估算 一般1W取1~2u 3 精确计算,根据你输出电压的纹波大小要求 利用CU=Q公式计算;当然这个经常用于计算高频D2D模块,工频整流不常用问:滤波电容,限流电阻,放电电阻他们的值究竟如何计算?答:滤波电容 计算方法:半波整流方式计算应该是每uF电容量提供约30mA电流,这是在中国的50Hz220V线路上的参考。全波整流时电流加倍,即每uF可提供60mA电流。其他的方法不用考虑,如果不是对市电滤波,计算方法按C*dU/dt=I计算。限流电阻 (Ω)=310/最大允许浪涌电流,市电最大电压为310V。放电电阻 RC≥(3~5)T/2,电阻越大放电越慢。T是放电时间

最新回答
光亮的老师
甜甜的机器猫
2025-06-18 07:02:08

点解电容是电解液的反应速度比较慢,容量比较大充放电速度慢,所以适合频率较低的场合
胆电容当然就是快一点了,陶瓷的反应速度最快
这个公式是理论Xc=1/2πfc这是计算阻抗的而上面说的是选用什么类型的
比如一个蓄水池,面积很大就类似电容很大,但是进出口很小并且出入口有很多海藻植被等阻碍水的流动,水位上升下降的时候如果很慢还是可以起到蓄水保持水位的目的,但是如果突发山洪,也就是频率太快,蓄水池没来得及流入蓄水,也就起不到蓄水作用了
用蓄水池来表示意思就是,蓄水池的面积相当于容量,蓄水池的出入口大小对蓄水也有影响的

欢呼的招牌
傲娇的猎豹
2025-06-18 07:02:08
不可能吧,你断电了多长时间?你确定你把电源部份完全断电了吗?电源部份采用10uF滤波的话,你一把电源断掉,电压马上就会掉到0了。104的瓷片电容它的寄生电阻比电解要大的多。你再认真测试看看,你的供电是否完全断开?如果完全断开,是绝不可能出现你所说的情况的。

魁梧的心锁
优秀的衬衫
2025-06-18 07:02:08
将万用表拨到R×l0k挡,不必进行欧姆调零,插上制作的HFE测试座,并在座上NPN或PNP的一侧插一只完好的放大倍数较大的90系列三极管,要求硅管、漏电小。然后将被测小容量瓷片电容器放电后插入相应的NPN或PNP的一侧带Cx的插座内,同时观察万用表指针的偏转情况,若指针向右偏转一定角度后又返回无穷大处,且指针偏转的最大幅度与电容器的容量相对应(多做几次、凭经验),则说明电容器质量是好的;若指针向右偏转一定角度后不能返回无穷大处,而是停留在中间某处,甚至是0欧姆处,则说明电容器漏电:若指针一点都不偏转,则表明电容器断路或容量降为0。

用该方法判别小容量瓷片电容器的质量好坏,可将判别的下限降到10pF左右,而直接用万用表的R×10k挡判别,最多只能判别到5000pF。这样就可以做到不用数字万用表也能判别小容量瓷片电容器的好坏。

从容的高山
动人的大地
2025-06-18 07:02:08
先把电容放电(短路两脚),如果指针表有电容档,旋钮放在合适的档位(你这电容223表示电容量是022μF)测量它的容量就是了;
如果指针表没有电容档,万用表放在电阻档的最高档(例如10K档或100K档,这么小的容量,放在1K档以下是看不到变化的),电容放电后测量,指针会向右摆动一个角度(搭表笔的时候眼睛要看着表盘,而不能看表笔,因为充电时间非常短),然后指针又回到原位(摆动是因为给电容充电的缘故,充满电后电阻值又是无穷大)表示电容是好的,如果指针回不到原位,说明这个电容漏电,已经坏了。但这个方法不能测容量,只能判别电容是好的还是坏的。

威武的超短裙
孝顺的黄蜂
2025-06-18 07:02:08
从以下几点进行分析一:瓷片电容在电场作用下的击穿破坏遵循弱点击穿理论,而局部放电是产生弱点破坏的根源
除因温度冷热变化产生热应力导致开裂外,对于环氧包封型高压陶瓷电容,无论是留边型还是满银型电容都存在着电极边缘电场集中和陶瓷-环氧的结合界面等比较薄弱的环节
环氧包封的瓷片电容由于环氧树脂固化冷却过程体积收缩,产生的内应力以残余应力的形式保留在包封层中,并作用于陶瓷-环氧界面,劣化界面的粘结
在电场作用下,组成高压瓷片电容瓷体的钙钛矿型钛酸锶铁类陶瓷(SPBT)会发生电机械应力,产生电致应变
当环氧包封层的残余应力较大时,二者联合作用极可能造成包封与陶瓷体之间脱壳,产生气隙,从而降低电压水平
二:介质内空洞:导致空洞产生的主要因素为陶瓷粉料内的有机或无机污染、烧结过程控制不当等
空洞的产生极易导致漏电,而漏电又导致器件内局部发热,进一步降低陶瓷介质的绝缘性能从而导致漏电增加
该过程循环发生,不断恶化,导致其耐压水平降低
三:包封层环氧材料因素:一般包封层厚度越厚,包封层破坏所需的外力越高
在同样电场力和残余应力的作用下,陶瓷基体和环氧界面的脱粘产生气隙较为困难
另外固化温度的影响,随着固化温度的提高,高压瓷片电容的击穿电压会越高,因为高温固化时可以较快并有效地减少残余应力
随着整体模块灌胶后固化的高温持续,当达到或超过陶瓷电容器外包封层环氧树脂的玻璃转化温度,达到了粘流态,陶瓷基体和环氧界面的脱粘产生了气隙,此时的形变就很难恢复,这种气隙会降低陶瓷电容的耐压水平
四:机械应力裂纹:陶瓷体本身属于脆性较高的材料,在产生和流转过程中较大的应力可能造成应力裂纹,导致耐压降低
常见的应力源有:工艺过程电路板流转操作;流转过程中的人、设备、重力等因素;元件接插操作;电路测试;单板分割;电路板安装;电路板定位铆接;螺丝安装等
导致瓷片电容失效结论一:直接原因:陶瓷-环氧界面存在间隙,导致其耐压水平降低
二:间接原因:二次包封模块固化过程中产生了环氧材料应力收缩,致使陶瓷-环氧界面劣化,形成了弱点放电的路径
三:二次包封模块固化后,样品放置时间过短,其内部界面应力未完全释放出来,在陶瓷-环氧界面存在微裂纹,导致耐压水平降低