建材秒知道
登录
建材号 > 瓷片 > 正文

去耦陶瓷电容的去耦时间怎么计算

老实的白开水
阳光的橘子
2023-05-02 02:37:37

去耦陶瓷电容的去耦时间怎么计算?

最佳答案
儒雅的小鸽子
无心的流沙
2025-09-08 08:06:21

去耦陶瓷电容是电路中装设在元件的电源端的电容,此陶瓷电容可以提供较稳定的电源,同时也可以降低元件耦合到电源端的噪声,间接可以减少其它元件受此元件噪声的影响去耦陶瓷电容的去耦时间、稳压电源以及去耦电容是构成电源系统的两个重要部分对于现在芯片的速度越来越快,尤其对于高速处理芯片,负载芯片的电流需求变化也是非常快例如处理芯片内部有2000个晶体管同时发生状态翻转,转换时间是1ns,总电流需求为600mA这就意味着电源系统须再1ns时间内补足600mA瞬态电流但是,对于目前的稳压源系统来说,在这么短的时间内并不能反应过来,相对于快速变化的电流,稳压源明显滞后了这样的后果是负载还在等待电流,稳压源却无法及时提供电流,总功率一定下来,电流增大了,于是电压就会被拉下来,造成了轨道塌陷,因此噪声就产生了那么这个问题的解决方法是并联不同容值的去耦陶瓷电容因为,稳压源需要10us才能反应过来,所以在0-10us的时间里也不能干等着,需要用恰当的陶瓷电容来补充比如按照50mohm的目标阻抗,可以计算出电容:C=1/(2PIfZ)=31831uf,而电容的高频率同时可以计算出来,假设ESL为5nH,所以有f=Z/(2PIESL)=16MHz也就是说加入31831uf的陶瓷电容,可以提供100KHz到16MHz频段的去耦另外,1/16MHz=0625us,这样一来,0625us到10us这段时间电容能够提供所需要的电流10us之后,稳压源能够提高需要的稳定电流另外,一个大的陶瓷电容并不能满足要求,通常还会放一些小电容,例如15个022uf的电容,可以提供高至100MHz的去耦,这些小电容的快反应时间是1/100MHz=1ns,因此,这些电流能够保证1us之后的电流需求考虑到反应时间可能还不太够,一般需要将退耦频率提高到500MHz,也就是反应时间快到200ps

最新回答
无私的鸡
体贴的项链
2025-09-08 08:06:21

电源部分并联103瓷片电容,目的是防止寄生振荡、消除寄生耦合。
用在退耦电路中的电容称为退耦电容,退耦电容并接于电路正负极之间,可防止电路通过电源形成的正反馈通路而引起的寄生振荡。所谓退耦,即防止前后电路电流大小变化时,在供电电路中所形成的电流冲动对电路的正常工作产生影响,换言之,退耦电路能够有效地消除电路之间的寄生耦合。

执着的月亮
俭朴的毛巾
2025-09-08 08:06:21
IC芯片是将大量的微电子元器件(晶体管、电阻、电容等)形成的集成电路放在一块塑基上做成一块芯片,其中去耦陶瓷电容是必不可少的,那么怎么去选择去耦陶瓷电容的数目呢?选择的一句又是什么?在设计原理图的时候,经常遇到的问题是为芯片的电源引脚设计去耦陶瓷电容,有经常看我们文章的小伙伴已经知道我们之前的文章有介绍了去耦电容的容值选择,但是数目选择怎么确定呢?理论上是每个电源引脚分配一个去耦陶瓷电容,但是在实际情况中,但经常看到去耦陶瓷电容的数目要少于电源引脚数目的情况,如我们有的客户提供的的PDK原理图中,内存SDRAM有15个电源引脚,但是去耦陶瓷电容的数目是10个
去耦陶瓷电容数目选择依据:在布局空间允许的情况下,做到一个电源引脚分配一个去耦电容,但是在空间不足的时候,可以适当削减电容的数目,具体情况应该根据芯片上电源引脚的具体分布决定,因为厂家在设计IC的时候,经常是几个电源引脚在一起,这样可以共用去耦陶瓷电容,减少去耦陶瓷电容的数目

活力的汉堡
怕黑的招牌
2025-09-08 08:06:21

ESD对电子电路的的干扰有两种,一种是传导干扰,另一种是辐射干扰。电容去耦能很好的提升信号线的去耦能力,增强其抗干扰能力。

以下可供参考

电容在ESD中的应用-耦合效应                                                                               >

ESD防护中的电容选择

>