直流电机并联瓷片电容有什么作用

不是电容数量问题，而是需要用两种不同材质结构的电容并联，通常是一个大容量（100uF）的电解电容再并联一个小容量的瓷片电容。

大容量电解电容提供低频通路，瓷片电容没有足够的容量。

瓷片电容提供高频通路，电解电容结构存在较大的等效电感，高频电流不容易通过。

用在退耦电路中的电容称为退耦电容，退耦电容并接于电路正负极之间，可防止电路通过电源形成的正反馈通路而引起的寄生振荡。所谓退耦，即防止前后电路电流大小变化时，在供电电路中所形成的电流冲动对电路的正常工作产生影响，换言之，退耦电路能够有效地消除电路之间的寄生耦合。

去耦电容在集成电路电源和地之间的作用：

推荐一方面是本集成电路的蓄能电容

另一方面旁路掉该器件的高频噪声。

数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

1、材质不同

陶瓷电容无极性，电解电容有极性。

2、容量不同

陶瓷电容的容量一般较小，电解电容的容值可以做得很大。

3、用途不同

陶资电容一般用于信号源滤波，而电解电容一般用于电源部分。

作用：

电解电容器广泛应用于家用电器和各种电子产品中，其容量范围较大，一般为1~33000μF，额定工作电压范围为6.3~700V。其缺点是介质损耗、容量误差较大（最大允许偏差为+100%、-20%），耐高温性较差，存放时间长容易失效。

陶瓷电容高频特性好，多用于高频电路。瓷片电容可滤除高频纹波，故可用作高通滤波。瓷片电容可用于纯交流电路。

参考资料来源：百度百科-陶瓷电容

参考资料来源：百度百科-电解电容

1 初级（热）和次级（冷）的地接到一起（交流通路），有一个共同的参考点。

2 减少干扰。

3 增加传递效率。

搜索博文/帖子/用户

登录

gioc

关注

上拉电阻的作用 原创

2009-06-01 22:52:03

gioc

码龄19年

关注

有些总线协议会将一些信号释放为高阻态，但是实际上电路的状态应该事确定的0或1，所以上拉电阻可以提供一个确定的状态。

上拉电阻还可以提供一个逻辑电平；以及供匹配用等～

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

我认为上拉有两个作用：1电压状态匹配2芯片的引脚参数有扇入扇出数限制，上拉可提供灌电流，提高驱动能力

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Open Drain 外接线路必须要有上拉电阻，这样才能工作

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

上下拉电阻：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的搞电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关应用，所以只谈开关方式。找个TTL器件的资料单独看末级就可以了，内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载电阻，改由使用者自己自由选择外接，所以就出现 OC、OD输出的芯片。由于数字应用时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏末级晶体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际情况在功耗和速度上兼顾。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

扇入系数--门电路允许的输入端数目。一般门电路的扇入系数Nr为1—5，最多不超过8。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(+5V)或接低电平(GND)。

扇出系数--一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数Nc为8，驱动器的扇出系数Nc可达25。Nc体现了门电路的负载能力。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

从IC(MOS工艺)的角度,分别就输入/输出引脚做一解释:

1. 对芯片输入管脚, 若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如1.5V), 而使得输入缓冲器的PMOS管和NMOS管同时导通, 这样一来就在电源和地之间形成直接通路, 产生较大的漏电流, 时间一长就可能损坏芯片. 并且因为处于中间电平会导致内部电路对其逻辑(0或1)判断混乱. 接上上拉或下拉电阻后, 内部点容相应被充(放)电至高(低)电平, 内部缓冲器也只有NMOS(PMOS)管导通, 不会形成电源到地的直流通路. (至于防止静电造成损坏, 因芯片管脚设计中一般会加保护电路, 反而无此必要).

2. 对于输出管脚:

1)正常的输出管脚(push-pull型), 一般没有必要接上拉或下拉电阻.

2)OD或OC(漏极开路或集电极开路)型管脚,

这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连. 典型应用是: 系统板上多个芯片的INT(中断信号)输出直接相连, 再接上一上拉电阻, 然后输入MCU的INT引脚, 实现中断报警功能).

其工作原理是:

在正常工作情况下, OD型管脚内部的NMOS管关闭, 对外部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态)当有中断需求时, OD型管脚内部的NMOS管接通, 因其导通电阻远远小于上拉电阻, 使输出位于低电平(有效中断状态). 针对MOS 电路上下拉电阻阻值以几十至几百K为宜.

(注: 此回答未涉及TTL工艺的芯片, 也未曾考虑高频PCB设计时需考虑的阻抗匹配, 电磁干扰等效应.)

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

上拉电阻: 一般用4.7K. 提供一个直流的分量.

下拉电阻: a). 阻抗匹配

b). EMI或IC pin 接地

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

保护电路一般都是针对电压保护，保护的措施有很多种，下面是其中一些手段：

＊：电压较低的，可以接稳压二极管

＊：对于小信号输入保护，可以并联两个二极管

＊：可以接瞬变二极管

＊：可以接压敏电阻

对于电流保护，最常用且有效的方法，就是接保险丝；另外，也可以接电阻或分流电阻。

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~